Artikel-ID: 000091707 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 22.09.2022

Warum schlägt/hängt die Simulation von A ab – unter Verwendung des Designbeispiels PHY Lite for Parallel Interfaces Intel® FPGA IP?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • PHY Lite für parallele Schnittstellen Intel® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Wenn PHY Lite für parallele Schnittstellen Intel® FPGA IP Design-Beispiel mit der Intel® Quartus® Prime Pro Edition Software Version 21.1 oder 21.2 generiert wird, wird der A abgehängte Oder nicht simulierte A abgehängt. Dieses Problem wurde durch die A stromfreie Version 2020.04 verursacht, für die die Intel® Quartus® Prime Pro Edition Software Version 21.1 und 21.2 Simulationsdateien generiert.

    Lösung

    Dieses Problem wurde in der A ab der Intel® Quartus® Prime Pro Edition Software Version 21.3 unterstützten Version 2021.4 behoben. Gestalten Sie Ihr Design mit der aktualisierten Intel Quartus Software-Version erneut.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.