Ja, es gibt einige Updates/Änderungen an den finalen Intel® Stratix® 10 IBIS-Modellen, stratix10 models.xls (Liste der Modelle) und stratix10_v3p0.steins (IBIS-Datei innerhalb der stratix10.zip), die unten aufgeführt sind
1. In der stratix10 models.xls-Datei haben wir dsstl12, dword12, sstl12 und pod12 IBIS-Modellnamen mit Kombinationseinstellungen von p0 und s1 oder p0 und On-Chip-Termination (OCT) entfernt.
Dies liegt daran, dass die Modelle dsstl12, d ascii12, sstl12 und pod12 fälschlicherweise mit einer Pre-Emphasis-Einstellung von 0 (p0) aufgeführt sind. Diese I/O-Standards unterstützen die Pre-Emphasis-Einstellung von 0 nicht, wenn die Slew-Rate 1 ist.
2. In der Datei stratix10_v3p0.hes haben wir den sstl18ii_in_hps_lv IBIS-Modellnamen unter dem Schlüsselwort [Pin] hinzugefügt.
Dies liegt daran, dass das sstl18ii_in_hps_lv Modell vorhanden ist, aber im Abschnitt "Mitteilung" unter dem Schlüsselwort [Pin] fehlt.
3. wir haben sowohl in den stratix10_v3p0.hes und stratix10 models.xls-Dateien die Einstellung "p0" von 1,2 V, 1,5 V, 1,8 V, 2,5 V, 3,0 V LVCMOS und 3,0 V LVTTL IBIS-Modellnamen entfernt.
Denn die Modelle für 1,2 V, 1,5 V, 1,8 V, 2,5 V, 3,0 V LVCMOS und 3,0 V LVTTL enthalten fälschlicherweise die p0-Einstellung. Diese I/O-Standards unterstützen die Pre-Emphasis-Funktion nicht.
4. In der Stratix10 models.xls-Datei haben wir den 1,8 V LVCMOS IBIS-Modellnamen hinzugefügt, der für die HPS-I/O-Bank unterstützt wird.
Dies liegt daran, dass der für die HPS-I/O-Bank unterstützte 1,8-V-LVCMOS-IBIS-Modellname in der Datei stratix10 models.xls fehlt. Die fehlenden Modelle sind
Eine. 18_io_d10s0_hps_lv
B. 18_io_d10s1_hps_lv
c. 18_io_d12s0_hps_lv
d. 18_io_d12s1_hps_lv
E. 18_io_d16s0_hps_lv
F. 18_io_d16s1_hps_lv
G. 18_io_d2s0_hps_lv
H. 18_io_d4s0_hps_lv
i. 18_io_d4s1_hps_lv
J. 18_io_d6s0_hps_lv
K. 18_io_d6s1_hps_lv
l. 18_io_d8s0_hps_lv
m. 18_io_d8s1_hps_lv
N. 18_io_r25_hps_lv
O. 18_io_r50_hps_lv
Die Intel® Stratix® 10 models.xls und stratix10_v3p0.000 Dateien werden in einer zukünftigen Version korrigiert.