Kritisches Problem
Die niedrige Schreibleistung auf dem Schreibreaktionspfad im AXI-Backpressure-Modus ist auf den folgenden Grund zurückzuführen:
Wenn der AXI-Backpressure aktiviert ist, können die schreib-durchsatzzahlen nicht erreicht werden. In diesem Modus wird eine Soft-Logik-Lesereaktion FIFO instanziiert, ist aber derzeit zu stark, um Schreibreaktionsspitzen aufzunehmen, was dazu führt, dass Intel® Stratix® 10 MX/NX FPGA HBM2-IP (High Bandwidth Memory) zurückgedrängt wird. Innerhalb des HBMC führt dieser Backpressure zu einem Backpressure auf den Schreibbefehlskanälen, was den Gesamtsystemdurchsatz begrenzt.
Die Tiefe der Schreibreaktion Intel® Stratix® 10 MX/NX FPGA High Bandwidth Memory (HBM2) IP FIFO muss von 16 auf 32 erhöht werden. Da 12 FIFO-Steckplätze benötigt werden, um die AXI4- und HBMC-Backpressure-Protokolle anzupassen, erhöht sich die Anzahl der für die Pufferung verfügbaren Steckplätze von 4 auf 28. Die Anzahl der MLABs ist unverändert, aber die FIFO-Zählerbreite erhöht sich um 1 Bit.
Dieses Problem soll derzeit in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition Software behoben werden.