Artikel-ID: 000091592 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 01.06.2023

Warum schlägt der Intel Agilex® 7-FPGA-EMIF-Datenverkehrsgenerator im Multi- DDR4-LRDIMM bei einer höheren Betriebsfrequenz in der Intel® Quartus® Prime Pro Edition Software v21.2 fehl?

Umgebung

  • Intel® Quartus® Prime Design Software
  • Intel® FPGA Programmierungssoftware
  • Speichermodelle
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Möglicherweise treten Bitfehler beim Start oder Ende des BL8-Bursts bei hoher Frequenz im EMIF-Datenverkehrsgenerator Intel Agilex® 7 Geräte auf. Dieser Fehler tritt hauptsächlich aufgrund ungenauer Bus-Zeiteinstellungen auf.

    Lösung

    ® Intel Agilex 7-Gerät EMIF-Datenverkehrsgenerator wird nach hinzufügen der zusätzlichen Bus-Verstärkungszeit zu den folgenden Parametern über das EMIF IP GUI->controller-Register vergeht. Beispiel: + 3 Zyklen in den folgenden Parametern:


    rd_to_wr_same_chip

    wr_to_rd_same_chip

    rr_to_rd_diff_cihp

    rd_to_wr_diff_chip

    wr_to_wr_diff_chip

    wr_to_rd_diff_chip

    Weitere Informationen

    Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.