Artikel-ID: 000091590 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 01.06.2023

Warum generiert der ModelSim*-Intel® FPGA Software-Simulator einen Fehler, während er das Intel Agilex® 7 FPGA EMIF-IP-Designbeispiel simuliert und ein Effizienzmonitor aktiviert ist?

Umgebung

  • Intel® Quartus® Prime Design Software
  • Intel® FPGA Simulationstools
  • Externe Speicherschnittstellen Debug-Komponente Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Beim Ausführen der Register Transfer Level (RTL)-Simulation für den Intel Agilex® FPGA EMIF IP-Designbeispiel mit aktiviertem Effizienzmonitor treten Fehler mit der folgenden Fehlermeldung auf:

    Fehler (vsim-8604) .. /ip/ed_sim/ed_sim_dut/altera_amm_effmon_191/sim/altera_amm_effmon_single_top.sv(246): NaN (nicht eine Zahl) ist aus einem Divisionsvorgang entstanden

    Lösung

    Dieses Problem wurde in der Intel® Quartus® Prime Pro Edition Software Version 21.2 oder neuer behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs
    Konfigurationskomponenten für Intel® FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.