Artikel-ID: 000091457 Inhaltstyp: Errata Letzte Überprüfung: 07.07.2022

Warum kann die R-Kachel Avalon® Streaming-Intel® FPGA IP für PCI Express* keine Pakete auf Transaktionsebene von "Pci Express" erhalten?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.1 und früher kann die Adressdekodierung der R-Kachel Avalon® Streaming Intel® FPGA IP für PCI Express* beim Empfang eines TLP (Transaction Level Packet) fehlschlagen, was dazu führt, dass das TLP ignoriert wird.
     

    Lösung

    Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 22.2 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ 7 FPGAs und SoC-FPGAs der I-Reihe

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.