Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.2 und früher sehen Sie möglicherweise die Fehlermeldung unten, wenn Ihr Design die R-Kachel Avalon® Streaming Intel® FPGA IP für PCI Express* IP mit MSI-X-Unterstützung für PF0 aktiviert enthält, wenn "generate HDL" im IP Parameter Editor Pro ausgeführt wird.
Fehler: intel_rtile_pcie_ast_0: Parameter hssi_ctr_u_pcie_top_rnr_pcie_par_p0_inst_rnr_pcie_ip16_inst_pf0_msix_table_offset_reg_pci_msix_bir hssi_ctr_u_pcie_top_rnr_pcie_par_p0_inst_rnr_pcie_ip16_inst_virtual_pf0_msi_enable mit Werten 2 deaktiviert fehlgeschlagen in befriedigender Regel rnra_rnr_pcie_ip16:: pf0_msix_table_offset_reg_pci_msix_bir_rule
Fehler: intel_rtile_pcie_ast_0: Parameter hssi_ctr_u_pcie_top_rnr_pcie_par_p0_inst_rnr_pcie_ip16_inst_pf0_msix_table_offset_reg_pci_msix_bir hssi_ctr_u_pcie_top_rnr_pcie_par_p0_inst_rnr_pcie_ip16_inst_virtual_pf0_msi_enable mit Werten 2 deaktiviert fehlgeschlagen in befriedigender Regel rnra_rnr_pcie_ip16:: pf0_msix_table_offset_reg_pci_msix_bir_rule
Fehler: qsys-generate fehlgeschlagen mit Exit-Code 1: 2 Fehler, 0 Warnungen
Um dieses Problem zu beheben, aktivieren Sie die Unterstützung von MSI und MSI-X auf PF0, um erfolgreich HDL-Code für Ihre IP-Konfiguration zu generieren.
Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 22.3 behoben.