Artikel-ID: 000091381 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 14.07.2022

Warum sehe ich ein unerwartetes Ergebnis, wenn ich das Configuration Intercept Interface (CII) zum Zugriff auf das Konfigurationsspeicherregister mit einer Adresse von mehr als 8 Bit auf der P-Tile oder F-Tile Avalon® Streaming Intel® FPGA ...

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Intel® Wharf Rock Avalon-ST für PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software v22.1 und früheren Version funktioniert der Zugriff auf das Konfigurationsraumregister unter Verwendung von Configuration Intercept Interface (CII) mit einer Adresse von mehr als 8 Bits möglicherweise nicht korrekt, wenn die UNTERSTÜTZUNG vonIO aktiviert ist. Zugriff auf das Konfigurationsraumregister, bei dem die unteren 8 Bits der Register-Adresse im RAHMEN des ASCII-Registers als "ASCII-Registerzugriff" erkannt werden, unabhängig vom Wert der oberen beiden Adressenbits.

    Lösung

    Dieses Problem wurde in der Intel® Quartus® Prime Pro Edition Software v22.2 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs
    Intel® Stratix® 10 DX FPGA

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.