Artikel-ID: 000091368 Inhaltstyp: Errata Letzte Überprüfung: 16.02.2023

Warum besteht ein zeitweiliges Verbindungsproblem, nachdem der Loopback-Modus des F-Tile Serial Lite IV Intel® FPGA IP-Systemkonsolen-Designbeispiel geändert wurde?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Schnittstellen
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.2 können Sie das zeitweilige Verbindungsproblem sehen, nachdem Sie den Loopback-Modus im F-Tile Serial Lite IV Intel® FPGA IP Systemkonsole-Designbeispiel geändert haben, wenn die Datenrate bei 1 Gbit/s läuft.

     

     

    Lösung

    Um dieses Problem in der Intel® Quartus® Prime Pro Edition Software Version 22.2 zu beheben, generieren Sie das F-Tile Serial Lite IV Hardware-Testdesign-Beispiel und fügen Sie "after 10000" in Zeile 225 in der Datei ed_hwtest/system_console/sliv_ftile.tcl ein.   

    Beispiel sliv_ftile.tcl nach Fixierung auf Zeile 224 bis 226:
    ...
    sys_reset
    nach 10000
    }

    ...

    Dieses Problem wurde ab der Intel® Quartus® Prime Pro Edition Software Version 22.3 behoben.

     

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.