Warum wird beim Generieren von F-Tile Serial Lite IV Intel® FPGA IP unter Windows eine falsche Datenrate in der Serial Lite IV IP eingestellt?

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.1 und früher, sehen Sie möglicherweise, dass beim Generieren von F-Tile Serial Lite IV Intel® FPGA IP unter Windows eine falsche Datenrate in der Serial Lite IV IP eingestellt ist.

Sie können dies mit dem Parameter "EHIP_DATA_RATE" in den folgenden generierten Dateien überprüfen:

• <ip_name>\sl4_f_500\synth\hip\sl4_hip_<ip_name>_sl4_f_500_***.sv
• <ip_name>\sl4_f_500\synth\hip\ sl4_hip_bb_<ip_name>_sl4_f_500_***.sv

Dies kann zu einem Support-Logikgenerierungsfehler beim Kompilieren von Designs einschließlich F-Tile Serial Lite IV Intel FPGA IP führen.

Dieses Problem tritt unter Linux nicht auf.

Zur Behebung dieses Problems ist ein Patch für die Intel Quartus Prime Pro Edition Software Version 22.1 verfügbar. Laden Sie Patch 0.19 über die folgenden Links herunter und installieren Sie es:

• Patch 0.19 für Windows (quartus-22.1-0.19-windows.exe)
• Readme-Datei für Patch 0.19 (quartus-22.1-0.19-readme.txt)

Dieses Problem wurde ab der Intel® Quartus® Prime Pro Edition Software Version 22.3 behoben.