Artikel-ID: 000091357 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 16.08.2023

Warum wird beim Generieren von F-Tile Serial Lite IV Intel® FPGA IP unter Windows eine falsche Datenrate in der Serial Lite IV IP eingestellt?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.1 und früher, sehen Sie möglicherweise, dass beim Generieren von F-Tile Serial Lite IV Intel® FPGA IP unter Windows eine falsche Datenrate in der Serial Lite IV IP eingestellt ist.

    Sie können dies mit dem Parameter "EHIP_DATA_RATE" in den folgenden generierten Dateien überprüfen:

    • <ip_name>\sl4_f_500\synth\hip\sl4_hip_<ip_name>_sl4_f_500_***.sv
    • <ip_name>\sl4_f_500\synth\hip\ sl4_hip_bb_<ip_name>_sl4_f_500_***.sv

    Dies kann zu einem Support-Logikgenerierungsfehler beim Kompilieren von Designs einschließlich F-Tile Serial Lite IV Intel FPGA IP führen.

    Dieses Problem tritt unter Linux nicht auf.

    Lösung

    Zur Behebung dieses Problems ist ein Patch für die Intel Quartus Prime Pro Edition Software Version 22.1 verfügbar. Laden Sie Patch 0.19 über die folgenden Links herunter und installieren Sie es:

    Dieses Problem wurde ab der Intel® Quartus® Prime Pro Edition Software Version 22.3 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ 7 FPGAs und SoC-FPGAs der I-Reihe

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.