Aufgrund des Problems mit der Unterkomponente von On-Chip Memory II (RAM oder ROM), die in der Quartus® Prime Pro Edition Software Version 21.4 eingeführt Intel FPGA IP, wenn Sie die Funktion In-System Memory Content Editor im On-Chip Memory II (RAM oder ROM) Intel FPGA IP aktivieren, lesen alle aus Offset 0x00 mit On-Chip Memory II (RAM oder ROM) Intel FPGA IP Avalon-MM Slave-Port ist ungültig. Die zurückgegebenen Daten sind die gleichen wie die Daten aus der vorherigen Transaktion.
Um dieses Problem zu umgehen, deaktivieren Sie die Funktion "In-System-Speicherinhalts-Editor aktivieren " im Editor für On-Chip-Speicher II (RAM oder ROM) Intel FPGA IP Parameter-Editor. Wenn Sie Speicherinhalte lesen oder bearbeiten müssen, verbinden Sie JTAG mit Avalon Master Bridge Intel FPGA IP mit dem Avalon-MM Slave-Port auf dem On-Chip Memory II (RAM oder ROM) Intel FPGA IP. Anschließend können Sie die Systemkonsole verwenden, um Speicherinhalte zu Debug-Zwecken anzuschließen.