Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.3 und früher kann das F-Tile Low Latency Ethernet 10G MAC Intel® FPGA IP Design Example TCL-Skript nicht mit der Fehlermeldung wie unten gezeigt ausgeführt werden.
Fehler: open_service: Pfad kann nicht gefunden werden
während der Ausführung
"open_service Master $port_id"
(Prozedur "reg_write" Zeile 4)
von innen heraus aufgerufen
"reg_write $PHY_IP_BASE_ADDR $PHY_USXGMII_CONTROL_REG [expr (($restart_an_value << $PHY_USXGMII_RESTART_AN) | ($speed_Wert << $PHY_USXGMII_GESCHWINDIGKEIT) | ($..."
Um dieses Problem in der Intel® Quartus® Prime Pro Edition Software Version 22.3 und früher zu umgehen, müssen die TCL-Skripte für den Hardwaretest aktualisiert und die richtige JTAG-ID während des Hardwaretests festgelegt werden.
Die Schritte sind unten dargestellt.
1. Bevor der Hardwaretest gestartet wird, ersetzen Sie die Dateien und Ordner in <example_design>/LL10G_10G_USXGMII/hwtesting/system_console_fm mithilfe von system-console-fm.zip.
2. Initialisieren Sie das Design, indem Sie den folgenden Befehl ausführen: source main.tcl
3. Eine Liste der verfügbaren JTAG-Master wird angezeigt. Standardmäßig ist der erste JTAG-Master ausgewählt. Führen Sie den folgenden Befehl aus, um den JTAG-Master für Intel Agilex® Geräte auszuwählen, die für das Intel Agilex® FPGA Transceiver-SoC Dev Kit der I-Reihe vorgesehen sind: set_jtag <JTAG Master>.
Beispiel: set_jtag 1
4. Der Hardwaretest für dieses Designbeispiel ist einsatzbereit.
Dieses Problem wurde in der Version 22.4 der Intel® Quartus® Prime Pro Edition Software behoben.