Artikel-ID: 000091015 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 13.02.2023

Warum schlägt die Verbindung nach einem root-komplexen Energiezyklus fehl, wenn die P-Tile-Intel® FPGA IP für PCI Express* in der Endpoint- oder Upstream-Port-Konfiguration mit der Intel® Quartus® Prime Pro Edition Software Version 22.1 ver...

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Schnittstellen
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems im P-Tile Intel® FPGA IP für PCI Express* mit der Intel® Quartus® Prime Pro Edition Software Version 22.1 tritt ein Verbindungsfehler nach einem root-komplexen Energiezyklus auf, wenn das gängige Taktschema als Endpoint- oder Upstream-Port-Modus verwendet wird.

     

     

    Lösung

    Um dieses Problem bei der Verwendung der Intel® Quartus® Prime Pro Edition Software Version 22.1 zu beheben, implementieren Sie ein separates Taktschema.

    Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 22.3 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs der F-Reihe
    Intel® Stratix® 10 DX FPGA

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.