Artikel-ID: 000091014 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.02.2023

Warum wird das Deadlock der Hard IP Reconfiguration Interface verwendet, wenn die P-Tile Intel® FPGA IP für PCI Express* verwendet wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Schnittstellen
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund einer Einschränkung im P-Tile-Intel® FPGA IP für PCI Express* mit der Intel® Quartus® Prime Pro Edition Software Version 22.2 und früherer Version kann das Hard IP Reconfiguration Interface mit "hip_reconfig_waitrequest_o" bestätigt werden. Das Problem kann nicht durch Zurücksetzen der P-Tile-Intel® FPGA IP für PCI Express* mithilfe der "pin_perst_n" behoben werden.

    Lösung

    Um dieses Problem zu vermeiden, stellen Sie sicher, dass die Hard IP Reconfiguration Interface während der "pin_perst_n" nicht verwendet wird.

    Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 22.3 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs der F-Reihe
    Intel® Stratix® 10 DX FPGA

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.