Artikel-ID: 000091012 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 14.02.2023

Warum wird der RxErr-Status bestätigt, nachdem die Ports "pld_clrpcs_n[1:0]" bestätigt wurden, während der P-Tile-Intel® FPGA IP für PCI Express verwendet wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Schnittstellen
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Der RxErr-Status wird nach dem Zurücksetzen der P-Tile Intel® FPGA IP für PCI Express mit den pld_clrpcs_n[1:0] Ports bestätigt.

    Lösung

    Gemäß der PCI-Express-Basisspezifikationsrevision 4.0 Version 1.0 werden Sticky-Register einschließlich RxErr-Status nach keiner Art von herkömmlichem Reset (kalt, warm oder heiß) geleert.

    Löschen Sie den RxErr-Status im PCI-Express-Konfigurationsraumregister, bevor Sie den RxErr-Status während der Datentransaktion überprüfen.

    Dieses Verhalten wird in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition Software nicht geändert.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs der F-Reihe
    Intel® Stratix® 10 DX FPGA

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.