Artikel-ID: 000090986 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 03.06.2022

Interner Fehler: Untersystem: PTI, Datei: /quartus/tsm/pti/pti_tdb_builder.cpp, Zeile: 1331

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Schnittstellen
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Dieser Fehler kann in der Intel® Quartus® Prime Pro Edition Software Version 21.4 und früher angezeigt werden, wenn Sie die folgenden P-Tile PCI Express* IPs verwenden und die "pin_perst_n" mit den Kernlogiken verbunden haben.

    • Streaming-Intel® FPGA IP für PCI-Express* mit P-Tile Avalon®
    • Speicherzuordnung auf P-Kachel Avalon® Intel® FPGA IP für PCI Express*
    • Mehrkanal-DMA-Intel® FPGA IP für PCI Express*
    Lösung

    Aufgrund der Einschränkung der Intel® FPGA P-Tile Hard IP für PCI Express* gibt es keine Route-Ressource von der "pin_perst_n" zur Kernlogik. Versuchen Sie nicht , "pin_perst_n" direkt mit der Kernlogik von RTL zu verbinden , um diesen Fehler zu beheben.

    Für dieses Problem ist keine Lösung geplant.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.