Artikel-ID: 000090971 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.08.2022

Warum schlägt die Kompilierung während der Support Logic Generation-Phase fehl, wenn TX- und RX-simplex-Transceiver, die mit verschiedenen Datenraten ausgeführt werden, auf demselben Kanal platziert werden?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.1 und früher, wenn TX- und RX-simplex-Transceiver, die mit unterschiedlicher Datenrate ausgeführt werden, auf demselben Kanal platziert werden, schlägt die Kompilierung während der Kompilierung mit der folgenden Fehlermeldung im Support-Logik-Generierungs-Stadium fehl:

    Fehler(21842): Support-Logik kann nicht generiert werden, da im Design verwendete IP-Komponenten widersprüchliche Einstellungen haben

     

    Fehler(21843): Konflikt 0 ----------------------------------------------------------------

    Fehler(21843): Eingabevariablen:

    Fehler(21843): user.bb_f_ux_tx[0] -> du_inst|sdi_mr_du_sys_inst|tx_phy|tx_phy|dphy_hip_inst|persystem[0].perxcvr[0].fgt.tx_ux.x_bb_f_ux_tx

    Fehler(21843): flux_mode == FLUX_MODE_CPRI

    Fehler(21843): is_used == TRUE

    Fehler(21843): location == UX0

    Fehler(21843): user.bb_f_ux_rx[0] -> du_inst|sdi_mr_du_sys_inst|rx_phy|rx_phy|dphy_hip_inst|persystem[0].perxcvr[0].fgt.rx_ux.x_bb_f_ux_rx

    Fehler(21843): flux_mode == FLUX_MODE_BYPASS

    Fehler(21843): is_used == TRUE

    Fehler(21843): location == UX0

    Lösung

    Um dieses Problem zu umgehen, setzen Sie die FLUX_MODE mit der folgenden Einstellung auf BB_DONT_CARE auf der TX-Seite in der QSF-Datei (Intel® Quartus® Settings File):

     

    set_instance_assignment -name HSSI_PARAMETER "flux_mode=__BB_DONT_CARE__" zu

     

    Dieses Problem wurde ab der Intel® Quartus® Prime Pro Edition Software Version 22.2 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.