Artikel-ID: 000090688 Inhaltstyp: Errata Letzte Überprüfung: 10.05.2022

Warum werden ECC-Fehlerflaggen beim Testen des Interlaken(2. Generation) Intel® FPGA IP Kerns auf Hardware beobachtet?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Interlaken (2. Generation) Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 21.4 und früher kann der Interlaken (2. Generation) Intel® FPGA IP Kern den Error Correction Code (ECC) Fehler nicht mit dem datengültigen Signal gaten, daher können ECC-Fehler fälschlicherweise gemeldet werden.

Lösung

Bei der Verwendung der Intel® Quartus® Prime Pro Edition Software Version 21.4 und früher besteht keine Problemumgehung.
Dieses Problem wurde ab Version 22.1 der Intel® Quartus® Prime Pro Edition Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs
Intel® Stratix® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.