Artikel-ID: 000090687 Inhaltstyp: Errata Letzte Überprüfung: 10.05.2022

Warum sehe ich sowohl Kompilierungsfehler als auch Funktionsprobleme, wenn ich mehrere Instanziierungen des Interlaken (2. Generation) Intel® FPGA IP Kerns mit verschiedenen Konfigurationen in der Intel® Quartus® Prime Pro Edition Software ...

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Interlaken (2. Generation) Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 20.2 und früher kann es bei der Instanziierung verschiedener Konfigurationen der Interlaken (2. Generation) Intel® FPGA IP Kerns in Ihrem Design zu Problemen geben. Die Datei uflex_ilk_dcore.sv ist nicht für jede Konfiguration des geistigen Eigentums (IP) einzigartig, was zu Kompilierungs- und Funktionsproblemen führen kann.

    Lösung

    Um dieses Problem in der Intel® Quartus® Prime Pro Edition Software Version 20.2 und früher zu beheben, vereinheitlichen Sie die Datei uflex_ilk_dcore.sv für jede Konfiguration des Intel® FPGA IP Kerns von Interlaken (2. Generation).

    Dieses Problem wurde ab der Intel® Quartus® Prime Pro Edition Software Version 20.3 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs
    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.