Artikel-ID: 000090679 Inhaltstyp: Errata Letzte Überprüfung: 11.01.2023

Warum kann die F-Tile Ethernet Intel® FPGA Hard IP Design Example unter Windows* nicht generiert werden?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Schnittstellen

    • Windows 11* Family, Windows® 10 family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.1 wird der F-Tile Ethernet Intel® FPGA Hard IP Design Example unter Windows* nicht generiert.

    Beim Versuch, das Design-Beispiel unter Windows* zu generieren, wird ein ähnlicher Fehler wie der unten gezeigte angezeigt:
    Fehler: Beispieldesign-example_design konnte nicht generiert werden in: **die\eth_f_0_example_design
     

    Lösung

    Um dieses Problem zu beheben, wenn Sie Intel® Quartus® Prime Pro Edition Software Version 22.1 verwenden, generieren Sie das Designbeispiel unter Linux*. Nach der Generierung kann das Beispieldesign dann unter Windows* kompiliert werden.
    Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Agilex™ FPGA Development Kit der I-Reihe
    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.