Artikel-ID: 000090545 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 24.03.2023

Warum wird 100GE-2 FEC unkorrigierter Code nicht korrekt gerechnet, wenn das Intel Agilex® 7 FPGA E-tile Hard IP Ethernet Toolkit verwendet wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Ethernet Link Inspector
  • E-tile Hard IP für Ethernet Intel® FPGA IP

    • Windows® 10, 64-bit*

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Ethernet-Toolkit-Software, wenn Sie eine 100G-2 PAM4 in E-Kachel Hard IP for Ethernet Intel® FPGA IP auf Intel Agilex® 7 FPGA instanziieren und nicht korrigierte Codes im Intel Agilex 7 E-Kachel Hard IP Ethernet Toolkit GUI beobachten, beträgt die Anzahl immer 0.

    Der korrekte Wert kann aus dem Forward Error Correction (FEC)-Register 0x220 gelesen werden.

    Lösung

    Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 22.3 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.