Artikel-ID: 000090535 Inhaltstyp: Errata Letzte Überprüfung: 29.04.2022

Warum sehe ich die Beschädigung der Lesedaten mit Intel® Stratix® 10 FPGA QDCONFIG+ IP, wenn die Kalibrierung konsistent verläuft?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Externe Speicherschnittstellen Intel® Stratix® 10 FPGA
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Möglicherweise beobachten Sie die Beschädigung der Lesedaten, wenn die kalibrierte DQS-en-Einstellung zwischen Kalibrierungsversuchen mit Intel® Stratix® 10 FPGA QDQA+ Intellectual Property (IP) einen großen Unterschied hat.

    Auflösung


    Sie können den Patch für Intel® Quartus® Prime Software v21.2 Herunterladen, um dieses Problem zu beheben. Wenden Sie sich bitte an den Intel Support für andere Intel Quartus Prime Software Release Patch.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.