Artikel-ID: 000090535 Inhaltstyp: Errata Letzte Überprüfung: 14.05.2025

Warum sehe ich die Lesedatenbeeinträchtigung beim Stratix® 10 FPGA QDRII+ IP, wenn die Kalibrierung konsistent erfolgreich ist?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Externe Speicherschnittstellen Intel® Stratix® 10 FPGA
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Sie können eine Beschädigung der Lesedaten beobachten, wenn es einen großen Unterschied in der kalibrierten DQS-en-Einstellung zwischen Kalibrierungsversuchen mit dem Stratix® 10 FPGA QDRII+ IP gibt.

Lösung

Sie können den Patch für die Quartus® Prime Software v21.2 herunterladen, um dieses Problem zu beheben. Bitte wenden Sie sich an Altera Support für andere Quartus® Prime Software-Patches.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Stratix® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.