Beschreibung
Die P-Tile Avalon® Streaming-Intel® FPGA IP für PCI Express Eye Viewer-Funktion des P-Tile Debug Toolkits unterstützt keinen unabhängigen Fehlertester für die Durchführung von Eye-Margining.
Der Augenrand wird auf dem tatsächlichen Datenpfad durchgeführt. Infolgedessen kann der Eye-Margining zu nicht korrigierbaren Fehlern im Datenstrom führen und dazu führen, dass der LTSSM in den Wiederherstellungsstatus geht.
Lösung
Um dieses Problem zu umgehen, maskieren Sie alle Fehler (z. B. AER-Register) während der Durchführung des Eye-Margining und setzen Sie alle Fehlerzähler zurück,
Fehlerregister usw., nachdem das Eye Margining abgeschlossen ist.