Artikel-ID: 000090420 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 11.04.2023

Fehler(12418): Die Option für die Beendigungslogik ist auf Series 50( Ohne Kalibrierung) für Ausgabestift <pin name="">~pad eingestellt, aber Einstellung wird vom I/O-Standard 3.0-V LVCMOS nicht unterstützt</pin>

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.1 kann dieser Fehler auftreten, wenn 3VIO und HPS IP gleichzeitig für Designs verwendet werden, die auf Intel® Stratix10® Geräte abzielen, da die Zuweisung "OUTPUT_TERMINATION AUS" nicht aktiviert wird.

    Lösung

    Um dieses Problem in der Intel® Quartus® Prime Pro Edition Software Version 22.1 zu beheben, fügen Sie die hinzu . qsf Zuweisung "set_instance_assinment -name OUTPUT_TERMINATION OFF -to <pin>" für ausgefallene Pins.

    Dieses Problem wurde in der Intel® Quartus® Prime Pro Edition Software Version 22.2 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.