Aufgrund eines Problems in der Intel® Quartus® Prime Standard Edition Software Version 21.1 kann die oben angezeigte Fehlermeldung beim Ausführen von "generate HDL" für das Error Message Register Intel® FPGA IP Core angezeigt werden, wenn Intel® Stratix® V-, Intel® Arria® V- oder Intel® Cyclone® V-Geräte verwendet werden. Die vollständige Fehlermeldung wird unten angezeigt:
Fehler: SDC_ENTITY für EFileKind nicht zulässig, muss in {[VERILOG, VERILOG_ENCRYPT, SYSTEM_VERILOG, SYSTEM_VERILOG_ENCRYPT, VERILOG_INCLUDE, SYSTEM_VERILOG_INCLUDE, VHDL, VHDL_ENCRYPT, SDC, MIF, HEX, KLON, QXP, HPS_ISW, PLI_LIBRARY, VPI_LIBRARY, FLI_LIBRARY, OTHER]}
während der Ausführung
"add_fileset_file $sdc_file SDC_ENTITY PATH $sdc_file {NO_AUTO_INSTANCE_DISCOVERY NO_SDC_PROMOTION}"
(Verfahren "generate_verilog_fileset" Zeile 24)
von innen aufgerufen
"generate_verilog_fileset $name $ifdef_params_list"
(Verfahren "generate_synth" Zeile 9)
von innen aufgerufen
"generate_synth altera_emr_unloader"
Zur Behebung dieses Problems steht ein Patch für die Intel® Quartus® Prime Standard Edition Software Version 21.1 zur Verfügung.
Laden Sie Patch 0.08std für die Intel® Quartus® Prime Standard Edition Software Version 21.1 herunter und installieren Sie es über den entsprechenden Link unten:
(Um die .run-Datei herunterzuladen, klicken Sie mit der rechten Maustaste auf den oben genannten Link und wählen Sie "Link speichern unter")
Intel® Quartus® Prime Standard Edition Softwareversion 21.1 Patch:
- Patch 0.08std für Windows herunterladen (.exe)
- Patch 0.08std für Linux herunterladen (.run)
- Readme für Patch 0.08std herunterladen (.txt)
Dieses Problem wird ab Intel® Quartus® Prime Standard Edition SoftwareVersion 22.1 behoben.