Beschreibung
Diese Fehlermeldung wird möglicherweise angezeigt, wenn Sie versuchen, einen Verilog HDL Generate Block ohne einen in der Intel® Quartus® Prime Standard Edition Software definierten Blocknamen zu kompilieren.
Für die Intel® Quartus® Prime Pro Edition Software gilt diese Anforderung nicht.
Lösung
Um diesen Fehler in der Intel® Quartus® Prime Standard Edition Software zu vermeiden, benennen Sie alle Blöcke, die in einer generate-Anweisung in der Intel® Quartus® Prime Standard Edition Software verwendet werden
Zum Beispiel:
RTL-Code:
Genvar I;
Generieren
für (i = 0; i < N; i = i + 1) beginnen : <block_name>
...
Ende
Endgenerate