Wenn Sie die FPGA-zu-HPS-Schnittstelle im CCU-Modus verwenden, wird erwartet, dass FPGA Master aus dem Cache lesen, um den neuesten Wert zu erhalten. Es kann jedoch ein Problem auftreten, FPGA Master nicht in der Lage sind, den neuesten Wert zu erhalten.
Cache-Coherency erfordert Transaktionen von mehreren Mastern mit dem gleichen AxPROT-Wert in der THEA-lite Schnittstelle, die die Zugriffsrechte für Lese-/Schreibzugriffe definiert.
Wenn HPS unter Linux(EL1) oder ATF U-Boot(EL2) ausgeführt wird, wird in HPS SDRAM geschrieben oder von diesem gelesen. Sie bezieht sich auf nicht sichere Transaktionen mit Zugriffsrechten. FPGA Master sollten den gleichen AxPROT-Wert (b'011) verwenden, um sicherzustellen, dass sie den neuesten Wert aus dem Cache lesen können.
Wenn HPS, das in ATF/SPL(EL3) oder nicht ATF U-Boot(EL3) ausgeführt wird, in HPS SDRAM schreibt oder liest, bezieht sich dies auf sichere/Privilegientransaktionen. FPGA Master sollten den gleichen AxPROT-Wert (b'001) verwenden, um sicherzustellen, dass sie den neuesten Wert aus dem Cache lesen können.
Weitere Informationen über das AST-Lite-Protokoll und AxPROT finden Sie unter
https://developer.arm.com/documentation/ihi0022/e/AMBA-AXI3-and-AXI4-Protocol-Specification