Artikel-ID: 000090176 Inhaltstyp: Errata Letzte Überprüfung: 05.04.2022

Fehler:.. /.. /.. /.. /pcie_ed_rp/ip/pcie_top/pcie/intel_rtile_pcie_ast_300/sim/pcie_intel_rtile_pcie_ast_300_mqi6v2a.sv(63124): Modul "rtile_s20_v0" ist nicht definiert

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Questa*-Intel® FPGA Edition
  • Schnittstellen
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.1 und früher wird der folgende Fehler angezeigt, wenn Questasim* Intel® FPGA Edition verwendet wird, um ein Design zu simulieren, das die R-Tile Avalon® Streaming Intel® FPGA IP für PCI Express* instanziiert.

    Fehler:.. /.. /.. /.. /pcie_ed_rp/ip/pcie_top/pcie/intel_rtile_pcie_ast_300/sim/pcie_intel_rtile_pcie_ast_300_mqi6v2a.sv(63124): Modul "rtile_s20_v0" ist nicht definiert

    Lösung

    Um dieses Problem zu beheben, verwenden Sie die Vollversion des Siemens* Questa* Advanced Simulator. Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel® Quartus® Prime Edition Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs der I-Reihe

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.