Artikel-ID: 000090171 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 24.02.2023

Warum gibt es Simulationsfehler bei der Verwendung des Intel Agilex® 7 FPGA R-Tile Avalon® Streaming Intel® FPGA IP für PCI Express* Designbeispiel mit dem Cadence Xcelium* Simulator?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Beispielanwendung Avalon-Streaming Hard IP für PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 21.4 und früher kann der folgende Fehler auftreten:

    xwässab: *F, AKTUALISIEREN: Zeitskalierungsrichtlinie fehlt in einem oder mehreren Modulen.
    xmsim: 20.03-s005: (c) Copyright 1995-2020 Cadence Design Systems, Inc.
    xmsim: *F, NOSNAP: Snapshot "pcie_ed_tb.pcie_ed_tb" ist in den Bibliotheken nicht vorhanden.

     

     

    Lösung

    Dieses Problem wurde in der Intel® Quartus® Prime Pro Edition Software Version 22.3 behoben.
    Hinweis: Die Unterstützung für den Xcelium Simulator ist nur bei Geräten mit dem Suffix R2 oder R3 in deren Bestellteilnummern (OPNs) verfügbar.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.