Artikel-ID: 000090104 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 23.03.2022

Warum stimmt meine Gate-Level-Simulation in einigen Fällen von abgeleiteten RAMs nicht mit meiner RTL-Simulation mit der Kombination aus registrierter Schreib-Adresse und registrierter Speicherausgabe überein?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 21.4 und früher sehen Sie möglicherweise, dass die Gate-Level-Simulation Ihres M20K-RAM beim gleichzeitigen Lesen und Schreiben (Read-during-Write (RDW)) des Speichers funktional falsch ist.

    Lösung

    Führen Sie einen der folgenden Schritte durch, um dieses Problem zu beheben:

    • Implementierung des RAM in MLABs oder Logik
    • Vermeiden Sie RDW-Operationen

    Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.