Artikel-ID: 000090027 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 23.08.2023

Warum sehe ich RTS- und CTS-Signale im U-Boot, wenn ich sowohl UART0 als auch I2C1 auf demselben Pin verwende, wobei die automatische Flusssteuerung bei Cyclone®-V-SoCs deaktiviert ist?

Umgebung

  • Intel® Quartus® Prime Design Software
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Wenn Sie UART0 und I2C1 auf Cyclone®-V-SoCs verwenden, können Sie feststellen, dass sich der Registerwert msr.dcts beim Lesen oder Schreiben mit I2C beim Booten bei deaktivierter automatischer Flusssteuerung in Ihrem Platform Designer-System geändert hat.

    Lösung

    Die Änderung des msr.dcts-Registerwerts kann sicher ignoriert werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Cyclone® V FPGAs und SoC FPGAs
    Cyclone® V Entwicklungskits

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.