Artikel-ID: 000089968 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 18.06.2025

Warum sehe ich einen "rx_dpa_hold"-Pin, wenn der Modus "RX SOFT-CDR" in der Stratix® 10 FPGA LVDS SERDES IP ausgewählt ist?

Umgebung

    Intel® Quartus® Prime Pro Edition
    LVDS SERDES Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 21.3 und höher können Sie ein Design mit der Intel® Stratix® 10 FPGA LVDS SERDES IP mit dem rx_dpa_hold Pin generieren und kompilieren, wenn der RX SOFT-CDR-Modus ausgewählt ist.

Lösung

Sie können den rx_dpa_hold-Pin ignorieren und die Verbindung aufgehoben lassen.

Dieses Problem soll in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition-Software behoben werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Stratix® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.