Artikel-ID: 000089840 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.02.2023

Warum schlägt die Generation des DisplayPort Intel® FPGA IP UHBR10 (Ultra High Bit Rate 10) fehl?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • DisplayPort*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Bei der Generierung des DisplayPort-Intel® FPGA IP UHBR10 (Ultra High Bit Rate 10) Designbeispiels können folgende Fehlermeldungen auftreten, wenn die maximale TX/RX-Verbindungsrate auf 10 Gbit/s eingestellt ist.

    Fehler: dp_0: Weder "Simulation" noch "Synthese" Kästchen aus "Generierte Dateientypen" sind ausgewählt, um die Generierung von Design-Beispieldateien zu ermöglichen.

     

    Lösung

    Um den DisplayPort Intel® FPGA IP UHBR10-Designbeispiel erfolgreich zu generieren, aktivieren Sie den Port-Parameter "Videoeingangs-Image" aktivieren .

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.