Artikel-ID: 000089766 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 06.04.2022

Warum gibt es keine Antwort im AXI-Lesedatenkanal in Intel® Stratix® 10 MX FPGA HBM2-IP-Simulation (High Bandwidth Memory)?

Umgebung

    Intel® Quartus® Prime Design Software
    Hoher Bandbreitenspeicher (HBM2) Schnittstelle Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Wenn die Signale in der HBM2 AXI-Schnittstelle vor und nach dem Lesebefehl in der HBM2-Simulation auf einen unbekannten Status eingestellt sind, können Sie feststellen, dass im HBM2 AXI Lesedatenkanal keine Antwort vorhanden ist.

Lösung

Da im tatsächlichen Hardwareverhalten kein ungesicherter Status vorhanden ist, werden die Signale in der AXI-Schnittstelle entweder als 0 oder 1 erfasst, sodass der unbekannte Status in der Simulation nicht erwartet wird.

Um dies zu umgehen, können Sie die Signlas in der HBM2 AXI Schnittstelle in der Simulation auf zufällige Werte setzen, anstatt sie auf einen unbekannten Status zu setzen.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

เอฟพีจีเอ Intel® Stratix® 10 MX

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.