Warum bleibt INIT_DONE beim Einsatz des "HPS First Configuration Mode" auch nach dem Intel® Stratix® 10 Gerät oder Intel Agilex 7-FPGA® Gerät im Benutzermodus niedrig?

Wenn Sie den "HPS First Configuration Mode" mit Intel® Stratix® 10 oder Intel Agilex® 7 FPGA Geräten verwenden und den SDM-Befehl "CONFIG_STATUS" ausführen, wird Word 3 Bit 1 fälschlicherweise melden, dass das INIT_DONE Statusregister NIEDRIG ist, selbst nachdem das externe INIT_DONE-Signal HOCH geht, was darauf hinweist, dass der FPGA den Benutzermodus erfolgreich aufgerufen hat. Dieses Problem tritt nicht auf, wenn sie JTAG, ASx4, AVST-Konfigurationsmodi oder "FPGA ersten Konfigurationsmodus" verwenden.

Der korrekte Status INIT_DONE kann mit verschiedenen Methoden überprüft werden, wie z. B.:

• Überprüfen Sie den Status der INIT_DONE-LED auf dem Mainboard, falls verfügbar
• Lesen Sie die CONFIG_STATUS mit dem Tool Stratix 10 SDM Debugging, und das gilt nur für Intel® Stratix® 10 FPGAs (da Sie die JTAG-Schnittstelle verwenden).
• Lesen Sie den sdm_config_status Befehl mithilfe der in AN 936: Executing SDM Commands via JTAG Interface verfügbaren Anweisungen.

Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition Software behoben.