Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 21.4 und früher kann die Intel Agilex® FPGA I/O-Phasenregelschleife (PLL) nach der Neukonfiguration ausfallen oder suboptimal auf der Hardware ausgeführt werden.
Dieses Problem kann bei der Neukonfiguration auftreten. MIF wird mit dem Platform Designer generiert. Die Einstellungen für Bandbreitensteuerung, Ladepump und Ripplecap sind für Intel® Stratix® 10 Devcies und nicht für Intel Agilex® 7 Geräte konfiguriert.
Dieses Problem betrifft sowohl I/O-Bank- als auch Fabric-zuführende PLLs, wirkt sich aber nicht auf andere Gerätefamilien aus.
Um dieses Problem zu beheben, stellen Sie die Einstellungen für Bandbreitensteuerung, Ladepump und Cap manuell gemäß dem Benutzerhandbuch für Intel Agilex® Taktung und PLL ein.
Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition Software behoben.