Artikel-ID: 000089030 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 05.06.2023

Wie kann ich die Größe der PARTIAL Reconfiguration (PR) Bitstream-Datei im Intel® Stratix® 10 und Intel Agilex® FPGA Geräte reduzieren?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Die Größe der PR-Bitstream-Datei für die Intel® Stratix® 10 und Intel Agilex® FPGA Geräte hängt von der Anzahl der Taktsektoren ab, die von der PR-Region abgedeckt sind. Eine größere Anzahl von Taktsektoren, die von der PR-Region abgedeckt sind, führt zu einer größeren Bitstream-Dateigröße. Dementsprechend wird die PR-Programmierzeit entsprechend zunehmen.

    Lösung

    Um die Größe der PR-Bitstream-Datei zu reduzieren, folgen Sie den beiden Tipps unten:

    1. Zielen Sie nur auf die für die PR-Region erforderliche Anzahl von Taktsektoren an.
    2. Stellen Sie bei der Ausrichtung der Routing-Region auf Taktsektoren sicher , dass die Routing-Region eine LAB-Zeile/-Spalte vom Rand der Taktsektorgrenzen ist.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs
    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.