Artikel-ID: 000088862 Inhaltstyp: Errata Letzte Überprüfung: 03.04.2023

Warum bleiben die Werte des TLPBYPASS_ERR_STATUS-Statusregisters der R-Tile Avalon® Streaming Intel® FPGA IP für PCI Express nach einem Warm-Reset auf Systemebene weiterhin bestehen?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 21.3 und früher bleiben die werte, die im TLPBYPASS_ERR_STATUS-Statusregister der R-Tile Avalon® Streaming Intel® FPGA IP für PCI Express gespeichert sind, nach einem System-Warm-Reset (pin_perst Ereignis) oder Einem Hot-Reset weiterhin bestehen.

    Durch einen Kaltstart (Netzzyklus) werden die Inhalte des TLPBYPASS_ERR_STATUS-Statusregisters geleert.

    Lösung

    Um dieses Problem zu umgehen, löschen Sie das TLPBYPASS_ERR_STATUS Statusregister (Offset 0x1310) nach einem Warm-Reset mit der Hard IP Reconfiguration Interface (pX_hip_reconfig_*).

    Beachten Sie, dass die Hard IP Reconfiguration Interface 8-Bit breit ist, was mindestens 3 Schreibvorgänge erforderlich macht, um alle Bits aus dem TLPBYPASS_ERR_STATUS Statusregister zu löschen.

    Dieses Problem wurde in der Intel® Quartus® Prime Pro Edition Software v22.1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs der I-Reihe

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.