Artikel-ID: 000088809 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 18.06.2023

Warum gibt es zeitweilige Bitfehler auf der PHY Lite für parallele Schnittstellen Intel FPGA IP für Intel Agilex® 7 und Intel Agilex® 9 FPGA Eingabepfaddesigns?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 21.4 können Funktionsausfälle oder Bitfehler auf P2C-Pfaden (Periphery-to-Core) auftreten, wenn Sie die Intel FPGA IP PHY Lite für parallele Schnittstellen für Intel Agilex® 7 und Intel Agilex® 9 FPGA verwenden. Dies liegt daran, dass das Timing der P2C-Übertragungspfade nicht analysiert wird.

    Dieses Problem betrifft nur P2C-Übertragungen innerhalb von PHY Lite für parallele Schnittstellen Intel FPGA IP für Intel Agilex 7 und Intel Agilex 9 FPGA.

    Lösung

    Es gibt keine Problemumgehung, aber es wird ein Patch veröffentlicht.

    Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.