Warum Intel® FPGA IP die out_refclk_fgt- und out_system_pll_clk Ports der F-Tile Referenz- und System-PLL-Taktfrequenzen nicht umzuschalten, wenn die Intel Agilex 7 F-Tile FPGA PHY IPs simuliert werden®?

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.