DieO-ut_refclk_fgt- und out_system_pll_clk Ports der F-Tile Referenz- und System-PLL-Taktfrequenzen Intel® FPGA IP wechseln nicht in die Simulationswellenform um. Intel Agilex® 7 F-Tile FPGA PHY IPs sind jedoch weiterhin in der Simulation funktionsfähig.
Es besteht derzeit kein Plan, dieses Problem zu beheben.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.