Artikel-ID: 000088800 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 31.03.2023

Warum schlägt die Kompilierung bei Designs, die die Multi-Channel-DMA-Intel® FPGA IP für PCI Express enthalten, auf der Stufe "The One" fehl?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Designs, die die Multi-Channel-DMA-Intel® FPGA IP für PCI Express enthalten, fallen in der Kompilierungsstufe von "Pci Express" fehl, wenn die Option "PIPE PHY-Schnittstelle aktivieren" im Register MCDMA-Einstellungen im IP-Parametereditor nicht aktiviert ist.

    Lösung

    Stellen Sie sicher, dass die Option Enable PIPE PHY Interface (ROHR-PHY-Schnittstelle aktivieren) im Register MCDMA Settings (MCDMA-Einstellungen ) des Multi Channel DMA-Intel® FPGA IP für den PCI-Express-Parametereditor ausgewählt ist.

     

    Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs
    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.