Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software v21.4 und früher ist der vom Platform Designer generierte HDL-Code falsch, wenn ein SystemVerilog HDL Schnittstelleneingabeport beendet wird.
Zum Beispiel, wenn die folgenden Einstellungen angewendet werden:
add_interface_port avalon_Slave-Adressen-Adresseingabe 10
set_port_property-Adresse " TERMINATION true " (Kündigung zutreffend)
set_port_property-Adresse TERMINATION_VALUE 0xFFFFF
Platform Designer generiert den falschen HDL-Code:
my_ip my_ip_0 (
.bus (my_ip_0_bus),
.adresse (10'b11111111)
);
assign readdata = my_ip_0_bus.readdata;
zuweisen my_ip_0_bus.address = Adresse;
zuweisen my_ip_0_bus.write = Schreiben;
assign my_ip_0_bus.writedata = writedata;
Um dieses Problem zu umgehen, bearbeiten Sie die generierte HDL-Datei manuell (finden Sie unter <my_ip>/grafik/<my_ip>.v):
my_ip my_ip_0 (
.bus (my_ip_0_bus),
.adresse (10'b11111111)
);
assign readdata = my_ip_0_bus.readdata;
zuweisen my_ip_0_bus.address = Adresse;
zuweisen my_ip_0_bus.write = Schreiben;
assign my_ip_0_bus.writedata = writedata;
Assign Address = 10'b11111111;
Dieses Problem wurde ab der Intel® Quartus® Prime Pro Edition Software Version 22.1 behoben.