Artikel-ID: 000088616 Inhaltstyp: Produktcodes und Ersatzteile Letzte Überprüfung: 01.12.2023

Fehler (13452): Verilog HDL Module Instanziierungsfehler bei pll_hdmi_reconfig.v(35): Modul "altera_pll_reconfig_top" hat keinen Parameter namens "WAIT_FOR_LOCK".

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • HDMI*
  • DisplayPort*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 21.3 und früher, wird der folgende Fehler angezeigt, wenn das HDMI Intel® Arria® 10 FPGA IP-Designbeispiel und das DisplayPort Intel® Arria® 10 FPGA IP-Designbeispiel zu einem einzigen Projekt zusammengeführt werden.

    Fehler (13452): Verilog HDL Module Instanziierungsfehler bei pll_hdmi_reconfig.v(35): Modul "altera_pll_reconfig_top" hat keinen Parameter namens "WAIT_FOR_LOCK".

    Lösung

    Um dieses Problem in aktuellen Versionen der Intel® Quartus® Prime Design Software zu umgehen, ersetzen Sie bitte die Bibliotheksoption in der Datei pll_hdmi_reconfig.qip von "altera_pll_reconfig_XXX" auf "pll_hdmi_reconfig".

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs
    Intel® Cyclone® 10 FPGAs
    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.