Artikel-ID: 000088547 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 16.12.2021

Fehler: Verilog HDL Module Instantiation Error at bitec_hdmi_tx_aux_encoder.v(0): Module "bitec_hdmi_aux_bch" hat keinen Parameter namens "SYMBOL_PER_CLOCK"

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • HDMI*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software v20.4 wird dieser Fehler angezeigt, wenn der HDMI-Intel® FPGA IP 2.0 Tx und der HDMI-Intel® FPGA IP 2.1 RX in ein Design integriert werden.  Dies liegt daran, dass das Modul bitec_hdmi_aux_bch den gleichen Modulnamen zwischen dem HDMI Intel® FPGA IP 2.0 und dem HDMI Intel® FPGA IP 2.1 hat, aber die Parameter sind anders.

    Lösung

    Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software v21.3 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs
    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.