Artikel-ID: 000088545 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 06.06.2023

Warum schlägt die interne Anpassung des Intel Agilex® 7 FPGA F-Reihe E-Tile 100G Ethernet PAM4-Designbeispiel immer im Ethernet-Toolkit fehl?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Ethernet Link Inspector
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems im Ethernet-Toolkit der Intel® Quartus® Prime Pro Edition Software, v21.2, kann es zu internen Anpassungsfehlern für E-Tile 100G Ethernet PAM4-Designbeispiel kommen, das auf die Intel Agilex® 7 FPGAs F-Reihe ausgerichtet ist. Dies liegt daran, dass der Loopback-Modus Channel0 oder Channel1 bei der internen Anpassung fälschlicherweise auf AUS eingestellt ist.

    Lösung

    Um dieses Problem in der Intel® Quartus® Prime Pro Edition Software v21.2 zu beheben, können Sie während der internen Anpassung den Loopback-Modus im Transceiver-Toolkit manuell in serielles Loopback ändern.

    Dieses Problem wurde in der Intel® Quartus® Prime Pro Edition Software v22.3 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.