Aufgrund eines Problems, das ab der Intel® Quartus® Prime Pro Edition Software v19.4 beginnt, kann es zu einem Intel® Quartus® Prime Software Synthesefehler kommen, wenn sowohl der HDMI 2.0 Intel® FPGA IP als auch der HDMI 2.1 Intel® FPGA IP im selben Intel® Quartus® Prime Software-Projekt instanziiert werden.
- Hinweis: HDMI 2.1 ist aktiviert, wenn Sie "Support FRL = 1" einstellen, während HDMI 2.0 bei der Einstellung Support FRL = 0 aktiviert ist.
Dieses Problem ist sowohl auf den HDMI 2.0-Intel® FPGA IP als auch auf den HDMI 2.1-Intel® FPGA IP zurückzuführen, der standardmäßig mit dem gleichen IP-Bibliotheksdateinamen generiert wird.
Um dieses Problem zu beheben, bearbeiten Sie entweder die HDMI 2.0 Intel® FPGA IP .qip oder die HDMI 2.1 Intel® FPGA IP .qip-Dateien , um sicherzustellen, dass jeder HDMI-Intel® FPGA IP-Kern mit seinem eigenen, eindeutigen IP-Bibliotheksdateinamen kompiliert wird.
Befolgen Sie die folgenden Anweisungen:
1. Bearbeiten Sie entweder die HDMI 2.0 Intel® FPGA IP oder die HDMI 2.1 Intel® FPGA IP QIP-Datei.
- Der Speicherort der QIP-Datei befindet sich in //hdmi_ip.qip.
2. Suchen Sie nach " -library "altera_hdmi_XXXX" " und ersetzen Sie alle durch " -library "altera_hdmi_XXXX_YY" "
- Suchen Sie beispielsweise nach der -library "altera_hdmi_1961" und ersetzen Sie sie durch die -library "altera_hdmi_1961_20".
3. Speichern Sie die modifizierte QIP-Datei und kompilieren Sie wie gewohnt das Intel® Quartus® Prime Software-Projekt.
Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition Software behoben.