Artikel-ID: 000088423 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 06.01.2023

Warum kann meine F-Tile PMA/FEC Direct PHY Intel® FPGA IP Design nicht in der Support-Logik-Generierungsstufe kompiliert werden, wenn das Design mindestens eine mehrere PMA-Lanes-Variante mit auf "PMA" gesetztem "Datapath-Clocking-Modus" hat?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Transceiver PHY
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software v21.3, wenn das Design über mindestens eine mehrere PMA-Lanes-Variante mit auf "PMA" eingestellten "Datapath Clocking Mode" verfügt, wird die Kompilierung im Support-Logic-Generation-Stadium mit der Meldung "Error (21842): Solver failed to find a solution" (Fehler (21842): Solver failed to find a solution(Lösung) nicht kompilieren.

    Lösung

    Dieses Problem wurde ab der Intel® Quartus® Prime Pro Edition Software Version 22.1 behoben.

    Um dieses Problem in der Intel® Quartus® Prime Pro Edition Software Version 21.4 oder früher zu beheben, ersetzen Sie Ihre mehrere PMA-Lanes-Variante durch mehrere Instanzen einer 1-Kanal-Variante.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.