Die HDMI-Intel® FPGA IP kann bei Verwendung auf Intel® Stratix® 10-L- oder H-Tile-Transceiver-Geräten in der Intel® Quartus® Prime Pro Edition Software v21.3 und früher eine Videosperre verlieren, wenn Ihre Quelle ein Hochfrequenz-Taktmuster sendet, wenn kein gültiges Video übertragen wird.
Der HDMI-Intel FPGA IP für Intel® Stratix® 10-L- oder H-Tile-Transceiver-Geräte führt die Word-Ausrichtung im Core Fabric HDMI-Intel FPGA IP durch. Der Intel® Stratix® 10 L oder H-Tile Transceiver Native PHY IP Word Aligner ist nicht für Intel Stratix 10 L- oder H-Tile-Geräte vorgesehen. Sie ist mit einem Word-Ausrichtungsmuster von 0xAAAAA konfiguriert, die normalerweise nicht in einem Videostream vorhanden sein sollten. Einige Videoquellen von Dritten können jedoch ein Taktmuster senden, wenn kein gültiger Videodatenverkehr gesendet wird.
Die kombinierte Aktion des Intel Stratix 10 L oder H-Tile Transceiver native PHY IP Word Aligner und der Core Fabric HDMI Intel FPGA IP Word Aligner kann zu einer kurzzeitigen Erfassung, Zum Verlust und erneuten Erfassung von Videosperre in der HDMI-Intel FPGA IP führen, wenn das empfangene Signal von einem Taktmuster in ein gültiges Video übergeht.
Um dieses Problem zu beheben, konfigurieren Sie den Intel® Stratix® L oder H-Tile Transceiver native PHY IP Word Aligner im Bitslip-Modus und verbinden Sie den rx_bitslip Port mit "0", um zu verhindern, dass eine Falsche Wortausrichtung erfolgt. Sie müssen den Leeren Textcode bearbeiten, um den rx_bitslip Port hinzuzufügen und mit "0" zu verbinden.
Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition Software behoben.