Artikel-ID: 000088172 Inhaltstyp: Installation und Setup Letzte Überprüfung: 30.11.2023

Warum wird die Low Latency Ethernet 10G MAC Intel® Stratix® 10 FPGA IP Designbeispielgenerierung mit Fehlern abgeschlossen?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Intel® FPGA IP Geringe Latenz 10-Gbit/s Ethernet MAC und PHY-Funktion IP-10GEUMAC
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 21.3 kann das Low Latency Ethernet 10G MAC Intel® Stratix® 10 FPGA IP Designbeispiel nicht erfolgreich generiert werden.

    Lösung

    Dieses Problem soll in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition-Software behoben werden.

    Zur Behebung dieses Problems steht ein Patch für die Intel® Quartus® Prime Pro Edition Software Version 21.3 zur Verfügung. Laden Sie den Patch in diesem KDB-Artikel herunter und installieren Sie ihn.

    Dieser Patch soll in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition Software enthalten sein.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.