Artikel-ID: 000088135 Inhaltstyp: Errata Letzte Überprüfung: 14.02.2023

Warum spiegelt der "o_rx_error"-Port der E-Tile Hard IP for Ethernet Hard Intel® FPGA IP Kern nicht die in der Übertragung enthaltenen Frames wider?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • E-tile Hard IP für Ethernet Intel® FPGA IP

    • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Fehlers in der 100G E-Tile Hard IP für Ethernet Hard Intel® FPGA IP Core RX Statuserkennungslogik können Sie beobachten, dass nicht dargestellte Frames (die standardmäßige maximale Frame-Größe in der IP-Einstellung beträgt 1518) nicht dazu führen, dass das relative Bit des Port-o_rx_error das fehlerhafte Frame-Verhalten widerspiegelt.

     

     

    Lösung

    Es ist nicht geplant, dieses Problem in zukünftiger IP-Version zu beheben. Sie können ein Statistikregister (0x924/0x925) verwenden, um zu überwachen, ob ein Frame bei der Übertragung vorhanden ist.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Agilex™ 7 FPGAs und SoC-FPGAs der F-Reihe
    เอฟพีจีเอ Intel® Stratix® 10 TX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.